Курсовой проект - Цифровые устройства и микропроцессоры - файл n3.doc

приобрести
Курсовой проект - Цифровые устройства и микропроцессоры
скачать (511.8 kb.)
Доступные файлы (4):
n1.docскачать
n2.docскачать
n3.doc259kb.10.04.2010 17:12скачать
n4.doc259kb.10.04.2010 17:20скачать

n3.doc



Министерство общего и профессионального образования

Российской Федерации



ВОРОНЕЖСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Радиотехнический факультет
Кафедра радиотехники

КУРСОВАЯ РАБОТА


по дисциплине

”Цифровые устройства и микропроцессоры”

Тема: ”Разработка измерителя гистограмм на однокристальном микропроцессоре

ЗАДАНИЕ


на курсовую работу
по дисциплине ”Цифровые устройства и микропроцессоры ”

Студентка группы РТ-

Перечень вопросов, подлежащих разработке :

На базе микропроцессора разработать измеритель гистограмм последовательности из 1000 входных отсчетов 8 разрядных кодов на 8 колодцах с записью результата во внешнее ОЗУ. Частота ввода 1000 кодов/с

Замечания руководителя




Содержание


ЗАДАНИЕ 2

Замечания руководителя 3

Содержание 4

Условные обозначения 5

Введение 6

1. Разработка и детализация структурной схемы МПУ 7

1.1.Анализ принципов работы и целесообразных способов управления внешним устройством 7

1.2. Разработка обобщенной структурной схемы МПУ. 7

1.3. Особенности системно интерфейса 8

1.4. Разработка структурной и функциональной схем модуля связи с внешними устройствами 8

1.5. Разработка и детализация структурной схемы модуля ОЗУ и ПЗУ 9

2. Разработка схемы электрической принципиальной МПУ. 10

11

3. Разработка программных средств МПУ 12

3.1 Разработка схемы алгоритма 12

3.2. Программа на ассемблере 13

3.3 Расчёт быстродействия 14

Заключение. 15

Список используемых источников 16

Приложение 1. Схема измерителя гистограмм электрическая принципиальная 17

Приложение 2. Электрические характеристики БИС комплекта КР580 22

Условные обозначения



БИС – большая интегральная схема

БУВВ – буфер устройств ввода-вывода

ГТИ – генератор тактовых импульсов

МПС – микропроцессорная система

МПУ – микропроцессорное устройство

МСВУ – модуль связи с внешними устройствами

ОЗУ – оперативное запоминающее устройство

ПЗУ – постоянное запоминающее устройство

ППИ – программируемый параллельный интерфейс

РПЗУ – перепрограммируемое постоянное запоминающее устройство

УУ – устройство управления

ЦП – центральный процессор

ША – шина адреса

ШАМП – шина адреса микропроцессора

ШД – шина данных

ЩДМП – шина данных микропроцессора

ШУ – шина управления

Введение


Целью курсового проектирования является приобретение практических навыков по проектированию простейших микропроцессорных устройств и направлено на достижение следующих основных целей:

Объектом проектирования являются простейшее микропроцессорное устройство (МПУ).

На основании требований к микропроцессорной системе, основными из которых являются быстродействие, стоимость, потребляемая мощность, сложность алгоритмов обработки производится первоначальный выбор микропроцессора.

Если требования по быстродействию устройства невелики, а сложность алгоритма обработки информации велика. то предпочтение может быть отдано однокристальному микропроцессору, например КР580ВМ80А.

В данной курсовой работе надо будет разработать. измеритель дисперсии, для этого используем формулу для нахождения дисперсии .Дисперсия в математической статистике т теории вероятностей - это наиболее употребительная мера рассеивания, то есть отклонение от среднего значения.

1. Разработка и детализация структурной схемы МПУ

    1. Анализ принципов работы и целесообразных способов управления внешним устройством


Исходя из того, что на вход проектируемого МПУ поступают входные 8 разрядные отсчеты, а на выходе – 16-разрядные, то нам понадобится один порт ввода и два порта вывода:

Port 1 (00H) – порт сопряжения с АЦП

Port 2 (04H) – порт сопряжения с шиной адреса внешнего ОЗУ.

Port 3 (05H) – порт сопряжения со старшими 8 разрядами шины данных внешнего ОЗУ.

Port 4 (06H) – порт сопряжения с младшим разрядом шины данных, а также сигналами синхронизации записи и чтения данных внешнего ОЗУ.

1.2. Разработка обобщенной структурной схемы МПУ.



Структурная схема МПУ

Рис. 1

1.3. Особенности системно интерфейса


С задачей обмена информацией между модулями МПС или другими блоками связано понятие системного интерфейса, то есть совокупности средств, обеспечивающих совместимость модулей или иных блоков.

Аспектами стандартизации интерфейса являются функциональная, электрическая и механическая совместимости.

Функциональная совместимость модулей требует выработки определенных управляющих сигналов, генерируемых обменивающимися модулями, имеющих заданное смысловое значение и временное положение.

Электрическая совместимость обеспечивается определенными уровнями сигналов, их мощностями и т.п.

Механическая совместимость предполагает применение определенных типов и размер конструкций, соединителей и т.п.

Соответственно сказанному, к основным элементам системного интерфейса относят протокол обмена (совокупность правил, регламентирующих способ выполнения заданных функций), аппаратную часть (физическую реализацию устройств) и программное обеспечение.

Интерфейсы имеют развитую классификацию по признакам конфигурации цепей связи между объектами (магистральные, радиальные интерфейсы и др.), способу передачи информации (параллельные, последовательные и др.), режиму передачи данных (дуплексный, полудуплексный и симплексный), способу обмена (асинхронные и синхронные).

1.4. Разработка структурной и функциональной схем модуля связи с внешними устройствами


Учитывая конкретизацию системного интерфейса из структурной схемы (рис. 1) можно выделить структурную схему МСВУ (рис.2), подлежащую дальнейшей детализации.

Структурная схема МСВУ



Рис.2
Для буферизации данных внешних устройств используем программируемый параллельный интерфейс КР580ВВ55. Так как БИС ППИ имеет 3 порта, предназначенных как для ввода, так и для вывода данных, то нам потребуется две БИС для реализации 3-х портов ввода-вывода и управляющих сигналов. А следовательно, понадобится селектор адресов, формирующий управляющие сигналы обращения к конкретному порту ввода-вывода. Таким образом, функциональная схема МСВУ примет вид, показанный на рис. 3.
Функциональная схема МСВУ



Рис. 3

1.5. Разработка и детализация структурной схемы модуля ОЗУ и ПЗУ


Для решения поставленной задачи нам нет необходимости включать в схему ОЗУ, так как все данные могут храниться в регистрах процессора.

Нам потребуется около 100 байт постоянной памяти для хранения кода программы.

Организуем блок ПЗУ на БИС РПЗУ К573РФ1 (информационная емкость 1Кх8).

Составим структурную схему модуля ПЗУ (рис. 4).

Структурная схема модуля памяти.



Рис. 4
Рис. 5


2. Разработка схемы электрической принципиальной МПУ.


Следуя принципу последовательной детализации, обеспечим организацию управления в МПУ обработкой и обменом информацией.

Выходы генератора тактовых импульсов D1 (КР580ГФ24) подключаются непосредственно к МП (D2) через специально предназначенные для этого входы. В схеме генератора стоит кварцевый резонатор с частотой 18500 кГц, которая делится на 9 перед подачей в МП. Кроме того, генератор обеспечивает МП импульсами ”Сброс” и “Готовность”.

Передача самой информации в МП из памяти или портов ввода-вывода есть ЧТЕНИЕ, а из МП в память или порт вывода - ЗАПИСЬ осуществляются по шине данных ШД. С помощью шины адреса ША микропроцессор обращается к ячейкам памяти или портам ввода – вывода. Однако память нельзя подключить к шинам напрямую, так как их сигналы имеют малые значения.

Выполним обмен информацией в МПУ в программно-управляемом режиме, все действия по обмену информацией будут инициироваться прикладной программой.

При этом будет выполнен изолированный способ ввода – вывода, когда связь с устройствами ввода-вывода осуществляется с помощью специальных команд OUT и IN.

Сигналы, управляющие вводом – выводом ЧТВУ, ЗПВУ и чтением памяти ЧТЗУ будут сформированы системным контроллером D3 (КР580ВК28). Одновременно эта микросхема обеспечит повышение нагрузочной способности по шине данных ШД.

Порты сопряжения с внешними регистрами хранения выходных результатов, а также приема внешних управляющих сигналов удобно выполнить на двух БИС ППИ КР580ВВ55, запрограммированных в нулевом режиме.

Схема электрическая принципиальная изображена в приложении 1.

Расчет нагрузочной способности

Для нормального функционирования микропроцессорной системы в случае правильного логического соединения между собой всех микросхем необходимо выполнение следующих условий:

1. Алгебраическая сумма входных токов всех входов и выходов микросхем, подключенных к любой линии любой шины (адреса, управления, или данных), должна быть не больше, чем максимальный выходной ток любого источника сигнала, работающего на эту линию. Иначе говоря, если на какую-то линию работает источник сигнала с самым маленьким допустимым выходным током, то этот ток должен, тем не менее, перекрывать сумму входных токов всех БИС, подключенных к данной линии. Поскольку для некоторых микросхем входные токи в состоянии «лог. О» и «лог. 1» различны, то и расчет должен проводиться отдельно как для уровня «лог. О», так и для уровня «лог. 1». В математической форме рассмотренный критерий можно записать так:

I0,выхmin >= I0вхi ; I1,выхmin >= I1вхi

Где I0,выхmin , I1,выхmin — выходной ток соответственно источника с наименьшим максимально допустимым выходным током в состоянии «лог. О» и источника с наименьшим максимально допустимым выходным током в состоянии «лог. 1» (в общем случае эти источники могут быть разными): I0вхi , I1вхi — входные токи

соответственно в состоянии «лог. О» и «лог. 1» i-того приемника сигнала, подключенного к данной шине.

Максимальные допустимые выходные токи и входные токи в состоянии «лог. О» и «лог. 1» для некоторых типов микросхем приведены в приложении 2.

ШД: I0,выхmin=2 мА, I0вхi = 0,75+0,2+2*0,01=0,92 мА

ША: I0,выхmin=5 мА, I0вхi =0,02+0,4+0,2=0,62 мА

2. Сумма входных емкостей Свх всех источников и приемников по любой линии любой шины (адреса, управления или данных) должна быть не больше, чем любая из предельных допустимых емкостей нагрузок Сн источников, работающих на эту линию. Этот критерий подобен предыдущему и для его вычисления необходимо просто подсчитать суммарную емкость тех входов и выходов микросхем, которые подключены к данной шине, а затем проверить, не. превышает ли она величину максимальной емкостной нагрузки для источника сигнала, работающего на эту же шину, у которой такая емкостная нагрузка меньше, чем у любого другого источника. Математически критерий 2 можно записать так:



Cнmin >= Cвх./вых. I + Cм,


где См — емкость монтажа и соединительных проводов данной линии.

Для одноплатной микроЭВМ можно взять См =10 пФ. Заметим, что в сумму Свх/вых i входят и емкости тех контактов, которые являются источниками сигналов на рассчитываемую линию.

ШД: Cнmin =200 пФ, Cвх./вых. I=12+40+24+20=96пФ

ША: Cнmin =200 пФ, Cвх./вых. I=15+2*20+12+20=87пФ

Таким образом, схема электрическая принципиальная измерителя гистограмм является рабочей и полнофункциональной.


3. Разработка программных средств МПУ




3.1 Разработка схемы алгоритма




3.2. Программа на ассемблере





Адрес

Команда

Маш. код

Время в тактах




0000

MVI A, 92H

3E 92

7

Программирование ППИ 1

0002

OUT 03H

D3 03

10

-

0004

MVI A, 80H

3E 80

7

Программирование ППИ 2

…..

OUT 07H

D3 07

10

на вывод данных




MVI C, 08H

0E 08

7

Счетчик




MVI A, 00H

3E 00

7

-




MVI B 00H

06 00

7

-

Zero:

MOV A, B

78

5

Вывод адреса




OUT 04H

D3 04

10

-




INR B

04

5

Увеличение B на 1




MVI A, 00H

3E 00

7

вывод 0 на данные




OUT 05H

D3 05

10

-




OUT 06H

D3 05

10

-




MVI A, 01H

3E 01

7

MEMW = 1




OUT 07H

D3 07

10

-




MVI A, 00H

3E 00

7

MEMW = 0




OUT 07H

D3 07

10

-




DCR C

0D

5

Уменьшение C на 1




JNZ Zero

C2 Zero

10

Прыжок на вывод адреса




LXI H, 3E8H

21 E8 03

10

1000 -> (HL)

Input:

IN 02H

DB 02

10

Проверка флага ГД




RAR

1F

4

задержка




JNC Input

D2 Input

10

Прыжок на проверку флага ГД




IN 00H

DB 00

10

Ввод данных с АЦП




MOV B,A

47

5

Замена B на A




RAR

1F

4

Деление на 32




RAR

1F

4

-




RAR

1F

4

-




RAR

1F

4

-




RAR

1F

4

-




MOV C, A

4F

5

Сохранение результата




RAL

17

4

Умножение на 32




RAL

17

4

-




RAL

17

4

-




RAL

17

4

-




RAL

17

4

-




CMP B

B8

5

Сравнение B и C




JNC In_RAM

D2 In_RAM

10

Прыжок на ввод данных с ОЗУ




INR C

0C

10

Увеличение C на 1




MOV B, C

41

5

Замена B на C

In_RAM:

MVI A, 8AH

3E 8A

7

Программируем ППИ2 на ввод данных




OUT 07H

D3 07

10

-




MOV A, B

78

5

Вывод Index ячейки




OUT 04H

D3 04

10

-




MVI A, 03H

3E 03

7

MEMR = 1




OUT 07H

D3 07

10

-




IN 05H

DB 05

10

Введение значения ячейки [index]




MOV D, A

57

5

Замена D на A




IN 06H

DB 06

10

-




ADI 80H

C6 80

7

Увеличение A на 1




MOV E, A

5F

5

Замена E на A




MOV A, D

7A

5

Замена A на D




ACI 00H

CE 00

7

Уменьшение A на 1




MOV D, A

57

5

Замена D на A




MVI A, 02H

3E 02

7

MEMR = 0




OUT 07H

D3 07

10

-

Out_RAM:

MVI A, 80H

3E 80

7

Программируем ППИ2 на вывод данных




OUT 07 H

D3 07

10

-




MOV A, B

78

5

Выводим index ячейки




OUT 04H

D3 04

10

-




MOV A, D

7A

5

Вывод значения [index] ячейки




OUT 05H

D3 05

10

-




MOV A, E

7B

5

Замена A на E




ANI FBH

E6 FB

7

-




ADI 01H

C5 01

7

MEMW = 1




OUT 06H

D3 06

10

-




MVI A, 00H

3E 00

7

MEMW = 0




OUT 07H

D3 07

10

-




DCR L

2D

5

Уменьшаем HL на единицу




JP m1

F2 m1

10

Прыжок на m1




DCR H

25

5

Уменьшение H на 1

m1:

MOV A, H

7C

5

Замена A на H




ORA L

B5

4

-




JZ 04H

CA 04 00

10

Если в HL 0, то переходим на обнуление




JMP Input

C3 Input

10

массива, иначе читаем след. значение…




Объем:

134 байт






3.3 Расчёт быстродействия


Быстродействие можно оценить, рассчитав время, затрачиваемое МПС на инициализацию – обнуление ячеек внешнего ОЗУ, на ввод данных с АЦП и их обработку. Для это необходимо определить количество тактов микропроцессора, затрачиваемое на вышеперечисленные блоки, а также длительность одного такта. Количество тактов, приходящихся на каждую из операций, приведено в таблице текста программы. Учитывая, что время одного такта примерно 486 нс рассчитаем время программы в секундах.

Блок инициализации и обнуление ячеек внешнего ОЗУ – 55+96*8 = 823 такта, т.е. 400 мкс. После чего система готова к вводу данных с АЦП.

Основной блок программы:

- Input (при условии готовности данных): 39 тактов – 22 мкс

- In_RAM: 120 тактов –58 мкс

- OUT_RAM: 142 такта – 69 мкс
Без учета блока инициализации время одного цикла обработки одного отсчета входных данных – 149 мкс. При условии, что скорость поступления входных отсчетов не менее 1 мс, то спроектированная МПС справляется с поставленной задачей.

Заключение.


В ходе данной курсовой работы я научился:

Список используемых источников


1. Макаров Г.В., Плутес Д.В., Тюрин С.В. Элементы проектирования микропроцессорных устройств и систем: Учебное пособие. Воронеж: ВГТУ, 1998. 128 с.

2. Алексенко А.Г., Галицин А.А., Иванников А.Д. Проектирование радиоэлектронной аппаратуры на микропроцессорах: программирование, типовые решения, методы отладки. – М.: Радио и связь, 1984. – 272 с.

3. Угрюмов Е. Цифровая схемотехника. Учеб. пособие. СПб.: БХВ-Санкт-Петербург, 2000.

4. Макаров Г.В., Плутес Д.В. Микропроцессоры и микропроцессорные устройства в РЭА и системах управления: Учеб. пособие. Изд-во ВГУ, 1989. 184 с.

5. Лебедев О.Н. Применение микросхем памяти в электронных устройствах: Справочное пособие. – М: Радио и связь, 1994. – 216 с.: ил. – (Массовая радиобиблиотека; Выпуск 1199)

6. Калабеков Б.А. Микропроцессоры и их применение в системах передачи и обработки сигналов: Учеб. пособие для вузов. М.: Радио и связь, 1988. – 368 с.: ил.

Приложение 1. Схема измерителя гистограмм электрическая принципиальная





Приложение 2. Электрические характеристики БИС комплекта КР580


Характеристики микросхем

Тип БИС


КР580ГФ24

КР580ВК28, КР580ВК38

КР580ИР82, КР580ИР83

КР580ВВ55

КР580ВВ51

КР580ВН59, КР580ВИ53

КР580ВТ57

КР580ВГ75, КР580ВВ79

КР580ВА86, КР580ВА87

КР580ВТ42

Вых. ток в сост. «лог. 0» на ШД, мА (i0выхШД)




10

32

2,0

1,6

2,0

1,6

2,2

32

8

Вых. ток в сост. «лог. 1» на ШД, мА (i1выхШД)




1

5

0,2

0,1

0,4

0,15

0,4

5

1

Вых. ток в сост. «лог. 0» на ШУ, мА (i0выхШУ)

100

10




1,8

0,45

2

1,6

2,2




8

Вых. ток в сост. «лог. 1» на ШУ, мА (i1выхШУ)

10

1




0,1




0,4

0,08

0,4




1

Вх. ток в сост. «лог. 0» на ШУ, ШД, ША, мкА

500

750

200

10

5

10

10

10

200

200

Вх. ток в сост. «лог. 1» на ШУ, ШД, ША, мкА

10

10

50

10

10

10

10

10

50

50

Макс. ёмкость нагр. по ШД, ШУ, пф

50

200

200

200

100

100

100

100

300

200

Ёмкость выводов БИС, пф (по шине данных)

15

12

20

20

20

20

20

20

12

15

Ёмкость выводов БИС, пф (по ШУ и ША)

8

15

12

10

10

10

10

10

12

15





Министерство общего и профессионального образования
Учебный материал
© nashaucheba.ru
При копировании укажите ссылку.
обратиться к администрации